Anthropic 高薪請人教 Claude 設計晶片，AI agent 已摸到 EDA 核心
由 RTL 寫碼去到驗證同實體設計，晶片工程師要識多一套 AI 本領
Anthropic 想 Claude 識寫 Verilog，今次唔只係叫模型補幾行碼咁簡單。公司最新招聘一名 Chip Design RL 研究工程師，年薪列明為 50 萬至 85 萬美元，工作地點喺三藩市或紐約。TechNews 科技新報報道亦將焦點放喺呢個高薪數字，不過真正值得拆嘅，其實係職位寫明要碰 RTL、形式驗證、實體設計同 EDA 工具，範圍已踩入晶片開發最核心嗰幾段。
Claude 點樣由寫軟件踩入晶片設計
寫一般軟件時，AI agent 可以改程式、跑測試、見到錯誤再修正。晶片設計都可以砌出類似循環，只係代價同規矩嚴格好多：模型先按規格生成 RTL，再交畀模擬器、testbench 或正式驗證工具檢查功能，跟住做邏輯合成，睇功耗、效能同面積，即係業界常講嘅 PPA。去到實體設計，仲要處理 placement、routing 同 timing closure，任何一關出事都要退返前面改。
Anthropic 個職位隸屬 Code RL 團隊，重點係將晶片專家嘅判斷變成模型學得到嘅任務、評分訊號同評估環境。官方列出 agentic RTL generation、形式驗證、實體設計優化、EDA 工具延遲同 proxy reward。換句話講，工程師要設計一個閉環，等 Claude 每次試完都有機器可讀嘅結果，再用強化學習慢慢搵到較好方案。
EDA 回饋先令模型有機會學識取捨
RTL 可以成功編譯，唔等於粒晶片設計得好。電路可能功能正確但太慢、太食電，又可能模擬時過關，碰到罕見時序條件就出錯。2026 年 ACL 論文 ChipSeek 示範用 EDA 模擬同合成結果訓練模型，獎勵同時照顧功能正確度及 PPA。呢類做法嘅好處，係 EDA 工具會畀出客觀結果，模型唔使靠人逐段指出邊度寫錯。
不過 reward 點定會直接影響模型學成點。只追 timing，agent 可能犧牲面積同功耗；只睇幾組測試，佢又可能搵到漏洞，交出識過測試但處理唔到 corner case 嘅 RTL。商用 EDA 工具跑一次亦可能好花時間同運算資源，所以招聘資料先會特別提到 latency 同 proxy reward。呢部分其實難搞過生成幾段 Verilog，而招聘列出嘅薪酬範圍，亦反映 Anthropic 好重視呢類跨領域人才。
招聘訊號同自研 Claude 晶片要分開睇
Reuters 今年 4 月報道，Anthropic 曾研究自行設計 AI 晶片，但計劃當時仍然好早期，未揀定設計，亦未建立專責團隊。今次招聘確實令自研晶片傳聞多一個線索，不過職位本身屬 Code RL，寫明嘅成果會放入模型研究同正式訓練，冇提到負責某款 ASIC、流片時間表或量產夥伴。現階段較穩陣嘅解讀，係 Anthropic 想令 Claude 成為晶片設計工具；公司會唔會自己推出晶片，仍要等更直接證據。
行內其實早已沿住呢條路試。Google 曾用強化學習處理晶片 floorplanning，NVIDIA 嘅官方 EDA 研究亦覆蓋 RTL、驗證、邏輯合成、實體設計以至 sign-off。Anthropic 特別之處係想將呢啲能力塞入通用 Claude agent，等模型識操作多款工具、讀結果再自己修正。如果做得成，晶片團隊未必每個問題都要另寫一套專用最佳化程式，工程師可以直接交任務畀同一個 agent 處理。
工程師職位會點變
短期較有機會先用 AI 協助嘅工作，包括重複 RTL 模板、testbench 初稿、coverage 缺口搜尋、EDA 參數試跑同大量設計空間探索。流片前簽核、規格取捨、跨模組 debug 同製程風險仍然要資深工程師負責，因為一次判斷錯誤，代價遠高過軟件重新部署。工程師價值會逐步移去定義問題、設計驗證方法、揀評分訊號同判斷模型有冇走捷徑。
對讀電子工程或者已經做緊 ASIC、FPGA 嘅人，值得補嘅亦唔止 prompt 技巧。熟悉 Python 自動化、形式驗證、coverage、EDA scripting、PPA 取捨，再識少量機器學習評估，會貼近呢類新職位。Anthropic 個 85 萬美元係美國指定地區一個高度專門職位嘅薪酬範圍，唔代表一般晶片工程師待遇；不過份工列出嘅技能清單，已經幾清楚畫出晶片設計同 AI agent 接軌之後嘅人才方向。
參考來源
- TechNews 科技新報 — 教 AI 設計晶片！Anthropic 研究工程師年薪最高 85 萬美元 — original report
- Anthropic：Research Engineer, Chip Design RL — 官方招聘資料，核實團隊歸屬、職責、技能、地點同薪酬範圍
- Reuters：Anthropic weighs building its own AI chips — 交代自研晶片計劃喺 2026 年 4 月仍處早期，當時未有專責團隊
- NVIDIA Design Automation Research Group — 官方背景資料，確認 AI 研究已覆蓋 RTL、驗證、合成同實體設計
- ChipSeek：Optimizing Verilog Generation via EDA-Integrated Reinforcement Learning — 原始研究，解釋點樣用 EDA 回饋訓練模型兼顧功能正確度同 PPA
- Nature：A graph placement methodology for fast chip design — Google 用強化學習處理晶片 floorplanning 嘅研究背景
本文根據原文及公開資料整理；資料有出入時，以原文及官方資料為準。
