IBM 話做出 0.7nm 晶片：製程名唔等於線寬，重點係 NanoStack
短期買機唔使等，長遠關乎 AI server 同手機續航
IBM 6 月 25 日拋出一個好搶眼嘅名：全球首個 sub-1nm chip technology，標成 0.7nm / 7 angstrom node。先講清楚，短期唔會有一粒 CPU 塞入手機或者 Notebook；IBM 呢次展示係研究 demo，用新 NanoStack 架構去證明 transistor 仲可以再疊密啲。IBM 自己話，呢粒指甲大小嘅 silicon 可放接近 1000 億粒 transistor，密度約係 2021 年 2nm demo 嘅兩倍，同一耗電下效能最多高 50%，或者同一效能下慳電最多 70%。呢組數字全部要當官方預測睇，唔好讀成現貨晶片規格。
0.7nm 唔好當尺嚟睇
0.7nm 呢個名好易令人以為晶片入面每條線真係得 0.7nm，實情冇咁直觀。製程 node 多年前已經變成一代技術嘅名牌，IEEE Spectrum 同 EEJournal 都講過，node 名早就唔再等於 transistor gate length 或者金屬線 pitch。IBM 今次新聞稿自己都寫明，0.7nm / 7 angstrom 指嘅係一代製造技術；Engadget 亦提到 IBM 圖示入面，每個 transistor 由三層約 5nm 厚嘅 nanosheet 組成，中間相隔約 9nm。換句話講，7 angstrom 係路線圖語言，唔係用顯微鏡量出嚟嗰條線。
圖片：IBM
NanoStack 係向高疊 transistor
NanoStack 值得睇嘅位，係 IBM 唔再淨係靠平面微縮，而係改用向上堆疊 transistor 嘅方法。IBM 之前 2nm demo 用 nanosheet / GAA，gate 包住薄片，控制漏電好過舊 FinFET；今次 NanoStack 再用上層同下層 nanosheet transistor 錯位堆起，配合薄介電層 bonding 做 3D sequential integration。IBM Research 喺 VLSI 2025 paper 入面話，呢種 4-track base cell 設計預計可做到約 50% area scaling，或者相對 2nm node 有同級別嘅效能 / 功耗改善。講白啲，就係晶片廠已經唔單靠「縮細」過日子，要靠結構、材料同堆疊一齊救密度。
圖片：IBM
AI server 點解要睇 SRAM
另一個容易俾 0.7nm 個名搶走焦點嘅位係 SRAM。IBM 話 VLSI 2026 研究展示 Nanostack SRAM bitcell 可有 40% scaling，呢點對 AI accelerator 特別有意思。AI server 唔淨係計 GPU 核心有幾快，cache、SRAM 同資料搬運一樣食面積同食電；資料留得近啲，少啲喺 chip 入面兜大圈，先有機會拉低每次推理或者訓練嘅能耗。對用雲端 AI 嘅公司同自己管 server 房嘅 IT 團隊，真正關心嘅未必係 0.7nm 個名，而係每瓦算力可唔可以慢慢再升。
圖片：IBM
量產冇咁近
但係量產距離仲好遠。IBM 自己講，Nanostack 最早都係用喺 sub-1nm node，量產路線最快都係未來 5 年左右；Engadget 亦提醒，日本 Rapidus 同 IBM 合作嘅 2nm 技術，Rapidus 自己 roadmap 都係 2027 年先話要量產。換句話講，連 2nm 生產都仲喺爬坡，0.7nm 唔會突然變成下一代 iPhone、Android 旗艦或者 AI GPU 嘅賣點。短期買機唔使等佢，呢單新聞主要係俾晶圓廠、雲端平台同晶片設計公司望路線圖。
長線影響係電同熱
長遠睇，呢條路會影響手機、PC 同 AI server，但節奏會好慢。手機可以喺同一電量下做多啲 on-device AI，相機處理、語音模型同私隱運算都有空間；Notebook 可以用同一散熱做到高啲持續效能；資料中心就睇每瓦算力同冷卻成本有冇改善。但係由研究 demo 去到穩定良率，仲要 High-NA EUV、dry resist、backside power delivery 呢啲配套跟得上。Tom's Hardware 今年 3 月講 IBM 同 Lam Research 做五年合作，正正就係補呢段製程同材料路。
所以睇呢單，焦點放喺架構同量產節奏就夠。0.7nm 個名會上 headline，Nanostack 最後出唔出到實驗室，仲要睇良率、成本同設計工具支援跟唔跟得上。下一步要睇 IBM 會同邊間晶圓廠合作、幾時有 PDK、同實際晶片設計可唔可以食到官方講嗰堆密度同慳電好處。
參考來源
- Engadget — IBM says it has created the world's first sub-1 nanometer chip — original report
- IBM Debuts World’s First Sub-1 Nanometer Chip Technology — 官方公布，核對 0.7nm / 7 angstrom、接近 1000 億 transistor、50% / 70% 預測同 5 年量產講法。
- NanoStack Transistor Architecture for CMOS 7A Node and Beyond — VLSI 2025 paper 頁，補 NanoStack 結構、4-track base cell、area scaling 同功耗預測。
- Introducing the world's first 2 nm node chip — 補 2021 年 2nm nanosheet 背景，同 node 名唔等於實際尺寸嘅講法。
- 2nm semiconductor challenges: Exploring Rapidus’ technological breakthroughs — 核對 Rapidus 同 IBM 合作、2nm pilot line、2027 量產目標背景。
- A Better Way to Measure Progress in Semiconductors — 補 process node 命名失準，同用密度指標睇半導體進步嘅背景。
- IBM and Lam Research team up on High NA EUV dry resist to push chip scaling past 1nm — 補 High-NA EUV、dry resist、nanostack 製程配套同量產難度背景。
本文根據原文及公開資料整理；資料有出入時，以原文及官方資料為準。
